Japanese Patent application Laid-Open No. 9-146840

[ABSTRACT OF THE DISCLOSURE]

[PROBLEM]

In a multiprocessor system where a plurality of processors having a cache memory and a memory controller are connected to each other through a common bus, to perform a main memory access efficiently and realize data transfer at a high speed.

[SOLVING MEANS]

When a read request is issued from a processor 1 to a main memory 10, the address of request data is set in a reception buffer 4. Simultaneously, a data prefetch function switching section 8 performs switching between data reading-out from the main memory 10 specified by the address of the reception buffer 4 through a reception control section 9 and suppression thereof on the basis of accumulation of the past cache check results. A determination section 6 determines a place of the latest data from report of the cache check results from each processor.

WHAT IS CLAIMED IS

1. A multiprocessor system comprising a plurality of processors, a cache memory for temporarily storing data, which is provided for each processor, a main memory for storing data, a memory control device for controlling access from each processor to the main memory, and a bus for connecting each processor and the memory control device to each other commonly, wherein

the memory control device comprises

checking means for, when cache miss where data to be read out by one processor is not saved in the cache memory of the processor occurs and a read request is issued from the processor, checking whether the data to be read out by the one processor exists in the cache memory of another processor or the main memory;

pre-reading means for, when the read request is issued from the one processor, issuing a read request to the main memory without waiting for the check result obtained by the checking means to perform pre-reading of data to be read out from the main memory; and

means for, when the data to be read out by the one processor exists in the cache memory of the another processor as the check result of the checking means, performing control so as to transfer the data to be read out by the one processor from the cache memory of the another processor to the one processor, and for, when the data to be read out by the one processor does not exist in the another processor, performing control so as to transfer the data which has been pre-read from the main memory to the one processor, characterized by comprising summing means for accumulating the check results obtained by the checking means to sum the frequency of existence of data to be read out in the main memory, and

pre-reading suppressing means for, when the frequency is less than a predetermined value, suppressing execution of the pre-reading of the pre-reading means.

PATENT ABSTRACTS OF JAPAN

(11) Publication number: **09146840** A

(43) Date of publication of application: 06.06.97

(51) Int. CI

G06F 12/08 G06F 12/08 G06F 15/163

(21) Application number: 07300035

(71) Applicant:

HITACHI LTD

(22) Date of filing: 17.11.95

(72) Inventor:

SATO AYUMI

FUKUNAKA HIDETADA


(54) MULTIPROCESSOR SYSTEM

(57) Abstract:

PROBLEM TO BE SOLVED: To have efficient access to a main memory and enable fast data transmission at high speed in the multiprocessor system constituted by connecting plural processors equipped with cache memories and a memory controller by a common bus.

SOLUTION: When a processor 1 issues a request to read the main memory 10, the address of request data is set in a buffer 4 for reception. At the same time, a data prefetch function switching part 8 performs switching between the execution and inhibition of read of data from the main memory 10 specified with the address in the receiving buffer 4 through a reception control part 9 according to the total of past cache check results. A decision part 6 decides the place of the latest data from cache check result reports from the respective processors.

COPYRIGHT: (C)1997,JPO



(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平9-146840

(43)公開日 平成9年(1997)6月6日


(51) Int.Cl. ⁸	識別記号	庁内整理番号	FΙ		技術表示箇所			
G06F 12/08	310	7623-5B 7623-5B 7623-5B	G06F 1	2/08	310B H P			
15/16	3		15/16		3 2 0	3 2 0 K		
			審査請求	未請求	請求項の数1	OL (全	6 頁)	
(21)出顧番号 特顧平7-300035		(71) 出顧人	000005108 株式会社日立製作所					
(22)出顧日	平成7年(1995)11月17日		(72) 路田 多		東京都千代田区神田駿河台四丁目6番地			
			(72)発明者 佐藤 歩 神奈川県海老名市下今泉810番地 株式会 社日立製作所オフィスシステム事業部内					
			(72)発明者			*1010 38-l d+ +	/4~₽ Δ	
			•		具海老名市下今! 製作所オフィス:			
			(74)代理人	弁理士	當田 和子			

(54) 【発明の名称】 マルチプロセッサシステム

(57) 【要約】

【課題】キャッシュメモリを備えた複数のプロセッサ と、メモリコントローラとを共通のバスで接続して構成 されたマルチプロセッサシステムにおいて、効率の良い メインメモリアクセスを行い、高速なデータ伝送を実現 する。

【解決手段】プロセッサ1からメインメモリ10へのリードリクエストが発行されると、受信用バッファ4に要求データのアドレスがセットされる。同時に、データプリフェッチ機能切替部8は、過去のキャッシュチェック結果の累計により、受信制御部9を通して受信用バッファ4のアドレスで指定されるメインメモリ10からデータの読み出しの実行、抑止の切り替えを行う。判定部6は各プロセッサからのキャッシュチェック結果報告から最新データの場所を判定する。



1

【特許請求の範囲】

【請求項1】複数のプロセッサと、各プロセッサ毎に設 けられデータを一時保持するキャッシュメモリと、デー タを記憶するメインメモリと、該メインメモリに対する プロセッサからのアクセスを制御するメモリ制御装置 と、前記各プロセッサと前記メモリ制御装置とを共通に 接続するバスとを有し、

前記メモリ制御装置は、

プロセッサが読みだしたいデータが当該プロセッサのキ ャッシュメモリに保持されていないキャッシュミスが発 10 生し、当該プロセッサからリードリクエストが発行され たとき、当該プロセッサが読みだしたいデータが他のプ ロセッサのキャッシュに存在するかメインメモリに存在 するかをチェックするチェック手段と、

前記プロセッサからリードリクエストが発行されたと き、前記チェック手段によるチェック結果を待たずに、 前記メインメモリに対してリードリクエストを発行して 該メインメモリから読みだしたいデータの先読みを実行 する先読み手段と、

前記チェック手段によるチェックの結果、前記プロセッ サが読みだしたいデータが他のプロセッサのキャッシュ に存在する場合には、該他のプロセッサのキャッシュか ら前記プロセッサが読みだしたいデータを前記プロセッ サに転送するように制御し、前記プロセッサが読みだし たいデータが他のプロセッサのキャッシュに存在しない 場合には、前記メインメモリから先読みしたデータを前 記プロセッサに転送するように制御する手段と、

を有するマルチプロセッサシステムであって、

前記チェック手段によりチェックした結果を累計し、読 みだしたいデータがメインメモリに存在した頻度を集計 30 する集計手段と、

前記頻度が所定の値未満である場合に、前記先読み手段 の前記先読みの実行を抑止する先読み抑止手段と、

を有することを特徴とするマルチプロセッサシステム。 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、複数のプロセッサ からなるマルチプロセッサシステムに関し、特にプロセ ッサとメインメモリとの間にコントローラを備えた場合 なうマルチプロセッサシステムに関する。

[0002]

【従来の技術】情報処理装置においては、一般にメモリ アクセスを髙速に行うために、小容量、髙速アクセスの キャッシュメモリを備えている。このキャッシュメモリ は一定または任意の大きさのブロックに分割され、メイ ンメモリのデータの一部を保持している。

【0003】マルチプロセッサを制御する一方式とし て、各プロセッサが共通バスに接続される方式がある。 このマルチプロセッサシステムのキャッシュ制御の方法 50

としては、常にキャッシュメモリとメインメモリの内容 を一致させておく方法と、キャッシュメモリに書き込ま れたデータをすぐにはメインメモリに書き戻さず、その データが置き換えの対象となったときに、書き戻す方法 がある。前者の場合はキャッシュ一致制御は必要ない が、後者の場合にはキャッシュメモリとメインメモリの 内容が必ずしも一致していないので、マルチプロセッサ システムでは、メインメモリの内容と2台以上の複数の

プロセッサのデータが異なっていると矛盾が生じる。こ

のためキャッシュ一致制御が必要となる。

【0004】一般的には、キャッシュ内にそのデータが システム内で最新のデータであることを示すタグを設 け、一時期には唯一台のプロセッサしか最新のデータを 持てないようにキャッシュ一致を行う。すなわち、自分 が最新のデータを持っている場合はキャッシュ内のデー タを使う。データを持っていないか最新でない場合は、 他のプロセッサかメインメモリにあるデータが最新であ るので、それを自分のキャッシュに入れ、最新のデータ であることを示すタグを付けるなどすればよい。

【0005】共通バスを利用したシステムでは、各プロ セッサが他のプロセッサのメインメモリへのリクエスト 要求をスヌープすることで、このキャッシュ一致制御を 行う。すなわち、メインメモリにデータ要求のリクエス トが出た場合に、各プロセッサは自分のキャッシュのチ ェックを行ない、最新のデータを持っているプロセッサ はそのデータをバス上に出力し、キャッシュ内のタグを リセットする。一方、リクエストを出したプロセッサは このデータを取り込み、タグをリセットする。さらに、 メモリコントローラにより同時にメインメモリの内容も 更新される。また、最新のデータがメインメモリにある ような場合には、メモリコントローラはメインメモリに 対してリードリクエストを発行し、このデータをプロセ ッサに転送する。

【0006】このように、共通バスを利用した方式にお いては、あるプロセッサのキャッシュメモリの内容を他 プロセッサへ転送するため、またはプロセッサとメイン メモリとの間でデータを送受信するため等により、共通 バスの占有が生じ、その頻度によってはシステム全体の 処理能力を低下させる欠点があった。このような欠点を に、メインメモリへのアクセスで髙速なデータ転送を行 40 解決するための従来技術として、1対1のプロセッサ間 における個別的なデータ転送または1対複数のプロセッ サ間におけるデータ転送が可能になるように、共通バス をコントロールするバスコントローラを備えたマルチプ ロセッサシステムのデータ転送方式がある(例えば、特 開昭56-44954号公報を参照)。

> 【0007】しかし、上記した方式は、特に1つのプロ セッサから複数のプロセッサに一斉に同じデータを転送 する場合においては共通バスの占有時間の短縮には効果 があるものの、メインメモリのアクセス時間に対しては あまり寄与することができない。このためマルチプロセ

3

ッサシステム全体の処理能力向上のためにはメインメモ リへのアクセス時間を有効に用いることが重要な課題と なっている。

[0008]

【発明が解決しようとする課題】前述したように、メイ ンメモリへのアクセス時間を有効に用いるため、従来の 方式ではプロセッサのリクエストがメインメモリからの リードリクエストである場合、メモリコントローラは各 プロセッサのキャッシュチェックの結果を待たずに、メ インメモリに対してリードリクエストを出してデータの 10 先読み(プリフェッチ)を行っている。これは、各プロ セッサのキャッシュチェックの結果、最新のデータがメ インメモリにあることが判明した時点でメインメモリに 対してリードリクエストを出す場合に比べて素早いレス ポンスを得ることができ、髙速にデータを転送すること が出来るからである。しかし最新のデータが他のプロセ ッサにある場合、このプリフェッチは無駄になってしま う。さらにプリフェッチによるメインメモリへのアクセ スにより、他からのメインメモリアクセスを遅らせてし まうという問題がある。

【0009】本発明の目的は、メモリコントローラ内にメインメモリのデータプリフェッチの抑止、実行を切り替える機能を設けることにより、データプリフェッチの機能を有効に生かしつつ、その弊害となっているメインメモリアクセスの遅延を解消し、高速なメインメモリアクセスを可能とするマルチプロセッサ装置を提供することである。

[0010]

【課題を解決するための手段】前記目的を達成するため に、本発明によれば、複数のプロセッサと、各プロセッ サ毎に設けられデータを一時保持するキャッシュメモリ と、データを記憶するメインメモリと、該メインメモリ に対するプロセッサからのアクセスを制御するメモリ制 御装置とを備え、前配各プロセッサと前記メモリ制御装 置とを共通のバスで接続して構成されたマルチプロセッ サシステムにおいて、前記メモリ制御装置は、各プロセ ッサに当該プロセッサが読みだしたいデータが当該プロ セッサのキャッシュメモリに保持されていないキャッシ ユミスが発生し、当該プロセッサからリードリクエスト が発行されたとき、当該プロセッサが読みだしたいデー タが他のプロセッサのキャッシュに存在するかメインメ モリに存在するかをチェックするチェック手段と、該チ ェック手段によりチェックした結果を累計し、読みだし たいデータがメインメモリに存在した頻度を集計する集 計手段と、前記プロセッサからリードリクエストが発行 されたとき、前配頻度が所定の値以上である場合に、前 記チェック手段によるチェック結果を待たずに、 前記メ インメモリに対してリードリクエストを発行して該メイ ンメモリから読みだしたいデータの先読みを実行する切 り替え制御手段と、前記チェック手段によるチェックの 50

結果、前記プロセッサが読みだしたいデータが他のプロセッサのキャッシュに存在する場合には、該他のプロセッサのキャッシュから前記プロセッサが読みだしたいデータを前記プロセッサに転送するように制御し、前記プロセッサが読みだしたいデータが他のプロセッサのキャッシュに存在しない場合には、前記メインメモリから先読みしたデータを前記プロセッサに転送するように制御する手段と、を有することができる。

[0011]

【発明の実施の形態】各プロセッサと共通のバスで接続されたメモリコントローラ内に、プロセッサからメインメモリにリードリクエストが発行されたときに、メインメモリが最新のデータを持っているか否かを過去の頻度から判定し、メインメモリからデータのプリフェッチの抑止、実行の切り替えを制御する機能を設ける。この切り替え機能によって、無駄のないメインメモリアクセスが行われ、メインメモリアクセスの高速化が図られる。また、これによりシステムの資源を効率良く利用でき、その処理能力を最大限に発揮することができる。

20 【0012】以下、本発明の実施の形態を図面を用いて 具体的に説明する。

【0013】図1は、本発明の実施の形態の構成図である。この構成図においては、2台のプロセッサと共通のバスで接続されたメモリコントローラとメインメモリからなるマルチプロセッサシステムの構成を示す。

【0014】図1において、1、2はそれぞれキャッシュメモリ1a、2aを備えたプロセッサであり、10はメインメモリである。3はプロセッサ1、2とメインメモリ10との間でデータのコントロールを行なうメモリコントローラ(メモリ制御装置)である。4は受信用バッファであり、5はメインメモリからのデータをプロセッサに送信するための送信用データバッファである。101はアドレス/データバス、102、103はそれぞれプロセッサ1、2のキャッシュチェック結果報告のための伝送路である。

【0015】6はプロセッサ1及び2のキャッシュチェック結果の報告を受けて、最新データの場所を判定する判定部であり、この判定結果により送信制御部8を通して送信用データバッファ5を制御しメインメモリ10の40 データをプロセッサに転送するか、しないかの制御を行う。

【0016】8は判定部6での過去の判定結果を累計し、その結果から最新データがメインメモリに存在した 頻度を計算し、その頻度により、受信制御部9を通して 受信用バッファ4を制御しメインメモリ10のデータプ リフェッチを行うか、行わないかを切り替えるデータプ リフェッチ機能切替え部である。

【0017】図2に、本発明のリードリクエスト処理のフローチャートを示す。以下に、図1、2を参照しながら本発明の処理動作を説明する。

【0018】プロセッサ1からメインメモリ10へのリ ードリクエストが発行されると、受信用バッファ4に要 求データのアドレスがセットされる(ステップ20 1)。同時に、データプリフェッチ機能切替部8は、過 去のキャッシュチェック結果の累計により、データプリ フェッチを実行するか抑止するかの切り替えを行う(ス テップ202)。データプリフェッチを行う場合には、 受信制御部9を通して該受信用バッファ4のアドレスで 指定されるメインメモリ10からデータを読み込み(ス テップ203)、送信用データバッファ5にセットする (ステップ207)。この間に、各プロセッサからのキ ャッシュチェック結果報告が判定部6に集められる(ス テップ204)。キャッシュチェック結果報告がそろう と判定部6は最新データの場所を判定する(ステップ2 05)。最新データが他プロセッサ2にある場合には、 他プロセッサ2がプロセッサ1の要求データをアドレス *ノデータバス101に出力してデータの転送を行う*(ス テップ206)。この時、送信制御部7はデータプリフ ェッチにより送信用データバッファ5にセットされてい るデータを廃棄する。他プロセッサ2が最新データを持 20 っていない場合には、送信制御部7は送信用データバッ ファ5にセットされているデータをアドレス/データバ ス101を介してプロセッサ1に転送する(ステップ2 08)。

【0019】 データプリフェッチを行わない場合には、 各プロセッサからのキャッシュチェック結果報告により 判定部6が最新データの場所を判定するまで、受信制御 部9は受信用バッファ4からメインメモリ10へのデー タの読み出しを抑止する(ステップ205)。その後、 最新データの場所が判明して最新データが他プロセッサ 2にある場合には、他プロセッサ2がプロセッサ1の要 求データをアドレス/データバス101に出力してデー タの転送を行う(ステップ206)。他プロセッサ2が 最新データを持っていない場合には、受信制御部9は受 信用バッファ4からメインメモリ10のデータの読み出 しを行って(ステップ203)送信用データバッファ5 にセットし (ステップ207)、送信制御部7は送信用 データバッファ5にセットされているデータをアドレス /データバス101を介してプロセッサ1に転送する (ステップ208)。

【0020】図3は、キャッシュミスによってプロセッ サ1からリードリクエストが発行されたとき、データプ リフェッチを行う場合に、プロセッサ2が最新のデータ を持っていなかったときの転送動作のタイムチャートを 示す。図1、3を参照しながら動作を説明する。

【0021】プロセッサ1がキャッシュ1aをアクセス したところ、キャッシュ1aに中にデータが存在せず、 キャッシュミスしたとする。 このキャッシュミスによ り、プロセッサ1はアドレス/データバス101にリー ドリクエストを発行すると共に、リードすべきアドレス 50 アクセスが行われ、高速にメインメモリアクセスを行う

を送出する。このアドレスは受信用バッファ4にセット される。データプリフェッチ機能切替部8は、過去のキ ャッシュチェック結果の累計により、データプリフェッ チを実行するか抑止するかの切り替えを行う。ここで は、データプリフェッチを行うので、受信制御部9から 受信用バッファ4を通して、メインメモリ10に対しデ ータの読み出しを行う。同時に判定部6は各プロセッサ からのキャッシュチェック結果報告により最新データの 場所を判定する。ここでは、プロセッサ2が最新のデー タを持っていないので、メインメモリ10のデータの読 み出しが終わり、送信用データバッファ5にデータがセ ットされたところで、送信制御部7は送信用データバッ ファ5のデータをアドレス/データパス101を介して プロセッサ1に送信する。

【0022】図4は、データプリフェッチを行わない場 合に、キャッシュミスによってプロセッサ1からリード リクエストが発行され、プロセッサ2が最新のデータを 持っているときの転送動作のタイムチャートを示す。図 1、4を参照しながら動作を説明する。

【0023】プロセッサ1のキャッシュミスにより、プ ロセッサ1はアドレス/データパス101にリードリク エストを発行すると共に、リードすべきアドレスを送出 する。このアドレスは受信用バッファ4にセットされ る。データプリフェッチ機能切替部8は、過去のキャッ シュチェック結果の累計により、データプリフェッチを 実行するか抑止するかの切り替えを行う。ここでは、デ ータプリフェッチを行わないので、受信制御部9を通し て受信用バッファ4からメインメモリ10へのデータの 読み出しを抑止する。同時に判定部6は各プロセッサか らのキャッシュチェック結果報告により最新データの場 所を判定する。ここでは、プロセッサ2が最新のデータ を持っているので、プロセッサ2がプロセッサ1の要求 データをアドレス/データバス101に出力してデータ の転送を行う。

【0024】上記したように、本発明においては、メモ リコントローラ3中にデータプリフェッチ機能切替部8 を設けることにより、無駄のないメインメモリアクセス が行われ、メインメモリアクセスの高速化を図ることが できる。

【0025】なお、上記した実施の形態は、プロセッサ が2台で構成されたマルチプロセッサシステムの例であ るが、プロセッサが3台以上のマルチプロセッサシステ ムにおいても、同様にキャッシュチェック結果報告を集 計し、データプリフェッチ機能を切り替えることにより メインメモリアクセスの高速化を図ることができる。 [0026]

【発明の効果】以上、説明したように、本発明によれ ば、メモリコントローラ中にデータプリフェッチを切り 替える機能を設けているので、無駄のないメインメモリ

ことができる。また、これによりシステムの資源を効率 良く利用でき、その処理能力を最大限に発揮することが できる。

【図面の簡単な説明】

【図1】本発明の一実施の形態の構成図である。

【図2】本発明のリードリクエスト処理のフローチャートを示す。

【図3】リードリクエスト発行時、データプリフェッチを行う場合に、プロセッサ2が最新のデータを持っていなかったときの転送動作のタイムチャートを示す。

【図4】リードリクエスト発行時、データプリフェッチを行わない場合に、プロセッサ2が最新のデータを持っているときの転送動作のタイムチャートを示す。

【符号の説明】


1、2 プロセッサ


- 1a、2a キャッシュメモリ
- 3 メモリコントローラ
- 4 受信用バッファ
- 5 送信用データバッファ
- 6 キャッシュチェック結果判定部
- 7 送信制御部
- 8 データプリフェッチ機能切替部
- 9 受信制御部
- 10 10 メインメモリ
 - 101 アドレス/データバス
 - 102、103 キャッシュチェック結果報告のための 伝送路

8


【図1】

[図2]





【図4】



[図3]

